IBM debuts sub-1 nanometer chip technology
Hacker News · 2026-06-25 · Semiconductor / Hardware
IBM이 0.7nm(7Å) 노드의 세계 최초 서브-1나노미터 칩 기술과 이를 가능케 한 새로운 트랜지스터 아키텍처 'nanostack'을 공개했다. 이 기술은 손톱 크기 칩에 거의 1천억 개의 트랜지스터를 집적해 IBM의 2nm 칩보다 거의 두 배에 달하는 집적도를 달성했다고 보고된다. IBM은 구조적·재료적 혁신을 결합한 세로 스택 형태의 3D 나노시트 기반 설계로 각 층별로 다른 재료를 활용해 성능과 전력 효율을 최적화할 수 있다고 설명한다. 발표 자료와 기술 결과는 2nm 대비 최대 50% 성능 향상 또는 70% 전력 효율 개선을 예측하며, VLSI 2026에서 발표된 결과는 SRAM에서 약 40%의 스케일링 이득을 보였다고 밝힌다. IBM은 nanostack을 초박막 유전체 접합, 듀얼 채널 엔지니어링 및 기능적 CMOS 인버터 동작 시연으로 실험적으로 검증했다고 보고하며, 고NA EUV 리소그래피 도구 및 Lam, TEL, SCREEN 등 파트너와의 공정 개발을 통해 향후 논리 스케일링을 지속할 기반을 마련했다고 설명한다. IBM은 이러한 진보가 나노미터 시대를 넘어 앙스트롬(원자) 규모까지 확장하는 길을 열며, 향후 최소 10년의 스케일링 로드맵과 조기 상용화 가능성(최소 5년 내)을 제시한다. 보도자료 성격의 공개 문건이지만, 제시된 실험적 검증과 수치들은 고성능 AI 및 클라우드 인프라 수요를 뒷받침할 차세대 집적도·전력 설계의 실질적 진전을 시사한다.